微型計算機原理與匯編語言 第3章-1 80x86微處理器簡介

《微型計算機原理與匯編語言 第3章-1 80x86微處理器簡介》由會員分享，可在線閱讀，更多相關《微型計算機原理與匯編語言 第3章-1 80x86微處理器簡介（47頁珍藏版）》請在裝配圖網上搜索。

1、單擊此處編輯母版標題樣式,單擊此處編輯母版文本樣式,第二級,第三級,第四級,第五級,*,第,3,章,80 x86,微處理器,教學內容,本章在簡要介紹,80 x86,系列微處理器的發展概況及其性,能特性的基礎上，重點介紹,8086/8088 CPU,的內部結構、,寄存器結構、引腳功能以及存儲器管理等。具體內容如下：,1,、,80 x86,微處理器簡介,2,、,8086/8088,微處理器,3,、,8086/8088,存儲器和,I/O,組織,學習要求,微處理器,(CPU),是構成微型計算機的核心部件，是全機的控,制中心，它控制全機各功能部件協調工作，它的性能決定了,整個微型計算機的性能和系統結構。

2、因此，,學習和掌握微處,理器的內部結構和工作原理是學習“微型計算機原理”的重要,基礎。,本章具體學習要求如下：,1,、掌握,8086/8088CPU,的內部結構及工作原理。,2,、掌握,8086/8088CPU,中,14,個寄存器的分類、作用及有關,寄存器的特定用法。,3,、掌握,8086/8088,存儲器的分段管理方式；掌握邏輯地址、,物理地址的概念以及如何由邏輯地址求物理地址。,4,、了解,8086/8088CPU,的引腳及其功能,。,第,3,章,80 x86,微處理器,3.1 80 x86,微處理器簡介,3.2 8086/8088,微處理器,3.3 8086/8088,存儲器和,I/O,

3、組織,3.1 80 x86,微處理器簡介,80 x86,微處理器是美國,Intel,公司生產的系列微處理器。該公司成立于,1968,年，,1971,年就設計了,4,位的,4004,芯片，,1974,年開發出,8,位的,8080,芯片，,1978,年正式推出,16,位的,8086,微處理器芯片，由此開始了,Intel,公司的,80 x86,系列微處理器的生產歷史。本節簡要介紹,Intel,公司,80 x86,系列微處理器的發展過程及其特性。,表,3.1,給出了,80 x86,系列微處理器概況。下面通過對表中有關技術數據的分析來說明,Intel 80 x86,系列微處理器的發展情況。,集成度,CP

4、U,芯片中所包含的晶體管數。,(,單位,:,萬,/,片,),主頻,芯片所使用的主時鐘頻率，它直接影響計算機的運行速度。,數據總線,計算機中各個組成部件間進行數據傳送時的公共通道，“,內數據總線寬度,”是指,CPU,芯片內部數據傳送的寬度（位數），“,外數據總線寬度,”是指,CPU,與外部交換數據時的數據寬度，顯然，數據總線位數越多，數據交換的速度就越快。,基本概念,地址總線,在對存儲器或,I/O,端口進行訪問時，傳送由,CPU,提供的要訪問的存儲單元或,I/O,端口的,地址信息,的總線，其,寬度決定,了處理器能直接訪問的,主存容量,大小。,如,8086,有,20,根地址線，使用這,20,根地址

5、線上不同地址信息的組合，可直接對,2,20,=1M,個存儲單元進行訪問；,Pentium II,有,36,根地址線，因此它可直接尋址的最大地址范圍為,2,36,=64G,。,高速緩沖存儲器,Cache,為了滿足微型計算機對存儲器系統,高速度、大容量、低成本,的要求，目前，微型計算機系統采用如圖,3.1,所示的三級存儲器組織結構，即由高速緩沖存儲器,Cache,、,主存和外存組成。,高速緩沖存儲器,（,Cache,）,微處理器,CPU,主存儲器,（主存）,外存儲器,（外存）,圖,3.1,存儲器三級結構,主存,當前正在執行的程序或要使用的數據必須從外存調入主存后才能被,CPU,讀取并執行，主存容量

6、通常為,MB,級；,外存,當前沒有使用的程序可存入外存，外存的容量通常很大，可達,GB,甚至,TB,級；,Cache,（,高速緩沖存儲器）,最大特點是存取速度快，但容量較小，通常為,KB,級，將當前使用頻率較高的程序和數據通過一定的替換機制從主存放入,Cache,，,CPU,在取指令或讀取操作數時，同時對,Cache,和主存進行訪問，如果,Cache,命中，則終止對主存的訪問，直接從,Cache,中將指令或數據送,CPU,處理，由于,Cache,的速度比主存快得多，因此,Cache,的使用大大提高了,CPU,讀取指令或數據的速度。,表,3.1 80 x86,系列微處理器概況,3.2 8086/

7、8088,微處理器,8086,有,16,條數據總線,，可以處理,8,位或,16,位數據。有,20,條地址總線,，可以直接尋址,1M,（,2,20,）,字節的存儲單元。,在,8086,推出后不久，為方便原,8,位機用戶，,Intel,公司很快推出了,8088,微處理器,，其指令系統與,8086,完全兼容，,CPU,內部,結構仍為,16,位,，但,外部,數據總線是,8,位,的，這樣設計的目的主要是為了與原有的,8,位外圍接口芯片兼容。,3.2.1,8086/8088,內部結構,從功能上講，,8086CPU,內部結構可分為兩部分：,1,、總線接口單元,BIU(Bus Interface Unit),

8、負責完成,CPU,與存儲器或,I/O,設備之間的數據傳送。,2,、執行單元,EU(Execution Unit),不與系統外部直接相連，它的功能只是負責執行指令。,圖,3.2 8086CPU,內部結構框圖,AH,AL,BH,BL,CH,CL,DH,DL,通用寄存器,SP,BP,SI,DI,數 據,寄存器,指針和變址,寄存器,ALU,數據總線,(16,位,),暫存寄存器,EU,控制電路,AX,BX,CX,DX,標志寄存器,執行單元,(EU),總線接口單元,(BIU),1,2,3,4,5,6,指令隊列緩沖器,內部寄存器,IP,ES,SS,DS,CS,ALU,DB(16,位,),AB(20,位,),

9、總線控制,電 路,8086,總線,DB(16,位,),地址,加法器,3.2.1,8086/8088,內部結構,一總線接口單元,BIU,總線接口單元,BIU,的任務：,讀指令,指令隊列出現空字節,(8088 1,個空字節，,8086 2,個空字節,),時，從內存取出后續指令。,BIU,取指令時，并不影響,EU,的執行，兩者并行工作，大大提高了,CPU,的執行速度。,讀操作數,EU,需要從內存或外設端口讀取操作數時，根據,EU,給出的地址從內存或外設端口讀取數據供,EU,使用。,寫操作數,EU,的運算結果、數據或控制命令等由,BIU,送往指定的內存單元或外設端口。,總線接口單元（,BIU,）,的組

10、成,1,、,4,個,16,位段寄存器：,代碼段寄存器,CS(Code Segment),、,數據段寄存器,DS(Data Segment),、,堆棧段寄存器,SS(Stack Segment),和附加數據段寄存器,ES(Extra Segment),；,2,、,一個,16,位的指令指針寄存器,IP(Instruction Pointer);,3,、,一個,20,位地址加法器；,4,、,6,字節指令隊列緩沖器；,5,、,一個與,EU,通訊的內部寄存器以及總線控制電路等,。,1,段寄存器,8086CPU,的地址引腳有,20,根，能提供,20,位的地址信息，可直接對,1M,個存儲單元進行訪問，但,C

11、PU,內部可用來提供地址信息的寄存器都是,16,位的，那么如何用,16,位寄存器實現,20,位地址的尋址呢？,8086/8088,采用了段結構的內存管理的方法。,將指令代碼和數據分別存儲在代碼段、數據段、堆棧段、附加數據段中，,這些段的段地址分別由段寄存器,CS,、,DS,、,SS,、,ES,提供。,代碼段寄存器,CS,存儲程序當前使用的代碼段的段地址。代碼段用來存放程序的指令代碼。下一條要讀取指令在代碼段中的偏移地址由指令指針寄存器,IP,提供；,數據段寄存器,DS,用來存放程序當前使用的數據段的段地址。一般來說，程序中所用到的原始數據、中間結果以及最終結果都存放在數據段中；,堆棧段寄存器,

12、SS,用來存放程序當前所使用的堆棧段的段地址。堆棧是在存儲器中開辟的一個特定區域；,附加數據段寄存器,ES,用來存放程序當前使用的附加數據段的段地址。附加數據段通常用于存放字符串操作時的目的字符串。,程序員在編寫匯編語言源程序時，應該按照上述規定將程序的各個部分放在規定的段內。每個源程序必須至少有一個代碼段，而數據段、堆棧段和附加數據段則根據程序的需要決定是否設置。,2,指令指針寄存器,指令指針寄存器,IP,用來存放,下一條,要讀取的指令在代碼段中的偏移地址。,IP,在程序運行中能自動加,1,修正，從而使其始終存放的是下一條要讀取的指令在代碼段的偏移地址。,由于,CS,和,IP,的內容決定了程

13、序的執行順序，因此程序員不能直接用賦值指令對其內容進行修改。,有些指令能使,IP,和,CS,的值改變（如跳轉指令）或使其值壓入堆?；驈亩褩Ｖ袕棾龌謴驮担ㄈ缱映绦蛘{用指令和返回指令）。,3,20,位地址加法器,8086/8088CPU,在對存儲單元進行訪問以讀取指令或讀,/,寫操作數時，必須在地址總線上提供,20,位的地址信息，以便選中對應的存儲單元。那么，,CPU,是如何產生,20,位地址的呢？,CPU,提供的用來對存儲單元進行訪問的,20,位地址是由,BIU,中的地址加法器產生的。,存儲器中每個,存儲單元的地址,可有以下,兩種表示方式,：,(1),邏輯地址：,表達形式為,段地址：段內偏移地

14、址,段內偏移地址又稱為“有效地址,EA(Effective Address),。,讀指令時，段地址由代碼段寄存器,CS,提供，偏移地址由指令指針寄存器,IP,提供；,讀取或存儲操作數時，段地址由,DS,、,ES,或,SS,提供，段內偏移地址由指令給出。,(2),物理地址,：,CPU,與存儲器進行數據交換時在地址總線上提供的,20,位地址信息稱為物理地址。,段寄存器內容左移四位后（相當于乘以,10H,）,得到,段基址,（段內第一個存儲單元的物理地址）。,把段內偏移地址和段基址同時送到,BIU,中的地址加法器，形成一個,20,位的物理地址，從而實現對存儲單元的訪問。,物理地址,=,段地址,10H+

15、,段內偏移地址,如假設當前,(CS)=20A8H,，,(IP)=2008H,，,那么，下一條從內存中讀取的指令所在存儲單元的物理地址為：,20A8H,10H+2008H=22A88H,。,圖,3.3,物理地址的形成,4.,指令隊列緩沖器,8086,的指令隊列有,6,個字節,，,8088,的指令隊列有,4,個字節,。對,8086,而言，當指令隊列出現,2,個空字節,，對,8088,而言，指令隊列出現,1,個空字節,時，,BIU,就自動執行一次取指令周期，將下一條要執行的指令從內存單元讀入指令隊列。它們采用,“先進先出”,原則，按順序存放，并按順序取到,EU,中去執行。,指令隊列的引入使得,EU,

16、和,BIU,可并行,工作，即,BIU,在讀指令時，并不影響,EU,單元執行指令，,EU,單元可以連續不斷地直接從指令隊列中取到要執行的指令代碼，從而減少了,CPU,為取指令而等待的時間，提高了,CPU,的利用率，加快了整機的運行速度。,二執行單元,EU,執行單元,EU,不與系統外部直接相連，它的功能只是,負責執行指令,。,EU,執行的指令從,BIU,的指令隊列緩沖器中直接得到。執行指令時若需要從存儲器或,I/O,端口讀寫操作數時，由,EU,向,BIU,發出請求，再由,BIU,對存儲器或,I/O,端口進行訪問。,執行單元,EU,由下列部件組成：,1.,16,位算術邏輯單元,(ALU),：,進行算術和邏輯運算。,2.,16,位標志寄存器,FLAGS,：,存放,CPU,運算的狀態和控制標志。,3.,數據暫存寄存器：,暫存參加運算的數據,4.,通用寄存器：,包括,4,個,16,位數據寄存器,AX,、,BX,、,CX,、,DX,和,4,個,16,位指針與變址寄存器,SP,、,BP,與,SI,、,DI,。,5.,EU,控制電路：,它是控制、定時與狀態邏輯電路，接收從,BIU,中指令隊列取來的指令，